135.02

135.02
【分野】磁気記録

【タイトル】
高集積・高歩留まり2Mビット容量の磁気ランダムアクセスメモリ(STT-MRAM)の実証実験に成功

【出典】
東北大学 国際集積エレクトロニクス研究開発センター　ニューストピックス（2016年5月17日）http://www.cies.tohoku.ac.jp/news/

【概要】
東北大学国際集積エレクトロニクス研究開発センターは、磁気トンネル接合素子とCMOS回路とを接続するコンタクトホールの直上に、性能劣化なく磁気トンネル接合素子を成膜する技術の開発に成功した。

【本文】
磁気ランダムアクセスメモリ（STT-MRAM）は不揮発性のワーキングメモリとしての応用が期待されており、実用化へはDRAM等に匹敵する高密度化が求められている。STT-MRAM内では、CMOS回路と磁気トンネル接合（MTJ）素子とがコンタクトホールと呼ばれる機構で接続されているが、MTJの下部電極の品質劣化を避けるため従来はコンタクトホール直上からずらした位置にMTJを配置していた。これが小面積化（高密度化）への壁となっていた。これを解決するため、東北大学国際集積エレクトロニクス研究開発センターは過去にMTJを積載する下部電極表面の研磨技術を開発し、コンタクトホール直上にMTJを作製しても品質を劣化させないことを基礎実験で確認していた。今回は、この技術を用いて実際に2Mビットの性能実証用STT-MRAMのテストチップの設計・試作を行った。テストチップにはコンタクトホール直上の位置と、ずらした位置との双方のMTJを配置したメモリセルが作製され、両者を評価し比較した。その結果、同技術を適用したSTT-MRAMは、同技術なしでコンタクトホール直上にMTJを積載したSTT-MRAMに比べると歩留りが70%向上することが確認された。また、メモリセル面積が30％増大するコンタクトホール直上からMTJをずらして配置した従来形式のSTT-MRAMと比べて同等の歩留りが得られることが分かった。
（東大物性研　谷内敏之）