15.05（http://www.aist.go.jp/aist_j/press_release/ pr2005/pr20050823/pr20050823.html　(2005.8.23プレスリリース)）

分野:

スピンエレクトロニクス

タイトル:

半導体系スピントロニクス素子における伝導現象を解明

概要:

　産総研の齋藤秀和研究員らは半導体材料のみを用いたトンネル磁気抵抗（TMR）素子を作製し、電子のスピンに依存する電気伝導現象の解明に成功した。

本文:

　独立行政法人産業技術総合研究所（産総研）エレクトロニクス研究部門スピントロニクスグループ齋藤秀和研究員らは半導体材料のみを用いたトンネル磁気抵抗（TMR）素子を作製し、電子のスピンに依存する電気伝導現象の解明に成功した（プレスリリース、http://www.aist.go.jp/aist_j/press_release/pr2005/pr20050823/
pr20050823.html）。

　TMR素子に代表されるスピントロニクス素子は電極に金属材料を主に用いているが、半導体材料を用いることでトランジスタ機能などの半導体機能を併せ持つスピントランジスタを作製することにより、記憶部と素子選択部が一体化した超大容量不揮発性メモリや、不揮発性論理素子などの実現が期待されている。

　今回作製した素子は全て半導体材料から構成され、強磁性半導体電極には一般的に用いられる(Ga,Mn)Asを用い、トンネル障壁として新たにII-VI族の半導体であるセレン化亜鉛(ZnSe)を採用した。ZnSeの最適成長温度は (Ga,Mn)Asと同じ程度であるため、高品位のTMR素子が作製可能であり、更にZnSeはn型になりやすい半導体材料であるため、p型の(Ga,Mn)Asと組み合わせることにより、将来的に、半導体素子の基本構造であるp-n-p接合の作製が可能になるという利点も併せ持っている。

　試料作製には高品位膜が得られる分子線エピタキシー法を用い、酸化を防ぐため試料は一貫して超高真空中で作製された。作製した素子のZnSe層の厚さは１nmである。ZnSe層および上下の(Ga,Mn)As層ともに単結晶であり、平坦な接合界面が得られている。

　この素子のMR比は-271℃で100％であり、半導体材料で構成され、空乏層がある半導体素子特有の電子状態においても、金属系のスピントロニクス素子と同様に、スピンの情報を保持したままで電子を伝搬させることが可能であるということが明確に示された。

　今回の成果を発展させて、ZnSe層への電子ドーピングによる増幅機能の実現や、数百nm程度の厚みのZnSe障壁層の実現により、スピントランジスタの開発を目指す。また低温でしか強磁性にならない（Ga,Mn)Asに代えて、室温でも強磁性になる産総研が開発した(Zn,Cr)Teを用いたスピントロニクス素子の開発にも取り組む。

（日本電気　末光 克巳）