第67回ﾅﾉﾏｸﾞﾈﾃｨｯｸｽ専門研究会/第55回ｽﾋﾟﾝｴﾚｸﾄﾛﾆｸｽ専門研究会報告
「スピントロニクス素子・回路の新展開」
- 日 時:
- 2015年11月12日（木） 13:00～17:25
- 場 所:
- 中央大学駿河台記念館
- 共 催:
- 応用物理学会スピントロニクス研究会
- 参加者:
- 37名
エレクトロニクスの新たな展開を目指して、様々なスピントロニクス素子の開発とそれらの応用研究が活発に行われている。今回の専門研究会は、スピンエレクトロニクス専門研究会およびナノマグネティックス専門研究会の共催とし、不揮発性メモリ、省エネルギー集積回路などへの応用を目的とした研究に焦点をあて、最近の動向や新たな展開について講演をして頂いた。前半は、磁化反転やスピントルク発振などに関する報告が、後半は、トンネル磁気抵抗素子を用いた素子・回路技術に関する報告があった。参加者は37名を数え、活発な質疑応答が行われた。各講演の内容は以下のとおりである。
- 「マイクロ波アシスト磁化反転技術の現状と将来展望」
￮岡本 聡，菊池伸明，草薙勇作，Lu Yuming，
北上 修，中山湧稀，島津武仁 (東北大)次世代磁気記録技術の一つとして期待されているマイクロ波アシスト磁化反転について、最近の理論と実験の進展についての報告があった。交換結合長以下の磁性体ではマクロスピンをベースとする理論で取り扱うことができ、回転座標系における動的効果も含めることで、非定常状態の挙動なども理解できることが示された。一方、交換結合長以上の磁性体では、高次の励起モードに対応するアシスト効果が支配的となり、マクロスピンの理論限界を超えるアシスト効果が発現することが議論された。
- 「スピントルク発振素子による共鳴的磁化反転と3次元磁気ストレージへの応用」
￮工藤 究，首藤浩文，永澤鶴美，金尾太郎，水島公一，佐藤利江 (東芝)
スピントルク発振素子(STO)と垂直磁気ドットをダイポール結合させて共鳴的な磁化ダイナミクスを励起することで、磁気ドット磁化の反転を誘発できることを示唆するシミュレーション結果が議論された。磁気ドットに外部磁場やスピン偏極電流を印加する必要はなく、STOとの相互作用のみで磁化反転が引き起こされることが示された。この共鳴的磁化反転の発現条件に基づいた3次元磁気ストレージへの応用例として、多値磁気メモリの提案がなされ、記録層を選択的に書き込む動作が紹介された。
- 「L10合金の結晶磁気異方性の温度依存性」
小林尚史，兵頭一茂，￮佐久間 昭正 (東北大)
磁気モーメントの熱揺らぎと磁気異方性の関係を調べるため、熱揺らぎによる磁気モーメントのランダム分布を取り入れた、第一原理による電子状態の計算結果が紹介された。FePtでは磁気異方性（Ku）は磁化（M）の2.2乗に比例するという結果が得られ、実験で得られていた2.1乗という結果をほぼ再現することが分かった。また、CoPt、MnAl、正方晶FeCoでも同様の結果が得られた。スピン軌道相互作用の2次摂動によるモデル計算からKuがMの2乗に比例することが理論的に報告された。
- 「CMOS/スピントロニクス融合技術による待機時消費電力削減アーキテクチャ」
￮周藤悠介，山本修一郎，菅原 聡 (東工大)MRAM技術の応用によって実現可能な不揮発性SRAM（NV-SRAM）と、このNV-SRAMを活用し、従来のパワーゲーティングに不揮発情報記憶を導入した不揮発性パワーゲーティング（NVPG）アーキテクチャについて紹介された。マイクロプロセッサやSystem on a chipに用いるキャッシュメモリへの応用を想定し、NVPGとノーマリオフアーキテクチャとの定量的なエネルギー性能の比較を行い、このような応用ではNVPGの方が優位であることが議論された。
- 「3端子スピントロニクス素子とその不揮発性半導体集積回路応用」
￮深見俊輔，大野英男 (東北大)
不揮発性論理集積回路応用という観点から3端子スピントロニクス素子の特長について説明がなされた後、電流誘起磁壁移動、及びスピン軌道トルク磁化反転に関する実験結果が紹介された。磁壁移動素子については高速・高信頼動作特性、及び高熱安定性に関する実証データが示され、その物理的なメカニズムについて議論された。スピン軌道トルク磁化反転については単磁区スケールの素子での磁化反転の測定結果とマクロスピン計算の比較から、しきい電流密度を決める因子について議論がなされた。
- 「MTJ素子を活用した高性能・高信頼VLSI設計技術」
￮夏井雅典，鈴木大輔，池田正二，遠藤哲郎，大野英男，羽生貴弘 (東北大)
MTJ素子を用いた高性能・高信頼VLSIについて、その基本動作原理、高性能・高信頼VLSIの具体的設計・試作事例、ならびにその設計支援技術について紹介された。MTJ素子が持つ不揮発性を活用したパワーゲーティング技術によってVLSIの待機電力を大幅に削減できるとともに、ロジック回路部にMTJ素子を分散配置することで、回路面積の削減のみならず、製造ばらつきの補正にも活用できることが示された。
文責：水口将輝（東北大）
